에러의 의미
페이지 정보
2019-10-17 14:43 | Posted By 노은경
본문
DRC 체크에서 clearance 및 connectivity 에서 아무 에러도 없었는데
cam출력(거버 생성)할때 사진과 같은 창이 뜨는데요
아래 내용입니다 무슨 에러인가요??
Clearance checking has been done for the entire design
**NO ERRORS FOUND**
Latium design rules exist.
Run Latium design verification from tools, Verify Design
Connectivity checking has been done
Number of errors found --8
다시 drc 체크하면 에러가 없는데 can 만들때마다 뜨네요
ED&C님의 댓글
ED&C |안녕하세요. 이디앤씨입니다.
해당 에러는 component clearance, differential pair rule 등 Latium rule이 설정된 경우에 뜨는 에러입니다.
Tools - Verify Design에서 Check 항목을 Latium Design Verification으로 선택한 후 검증을 진행해하시면 됩니다.
감사합니다.