modelsim 관련 질문있습니다.

안녕 하세요?
Modelsim에서 Xilinx Timing Simulation을 하기 위해서는
Xilinx에서 제공하는 Simprim Library를 Modelsim으로 컴파일 해야 합니다.
사용 방법은 
vlib simprim
vcom -work simprim $env(XILINX)/vhdl/src/simprims/simprim_*.vhd
*verilog 인경우는 vlog command사용.
 위와 같이 simprim 라이브러리를 직접 compile 또는 compxlib command를
이용 할수 도 있습니다.(compxlib -s mti_se -f all -l vhdl)

ISE에 생성된 netlist와 testbench를 compile 한 후에
Simulation을 실행 하시면 됩니다.
vlib work
vcom dut.vhd
vcom tb.vhd
vsim -t ps -sdftyp /DUT=time_sim.sdf work.testbench_name
*verilog인경우
vsim -L simprim work.testbench_name work.glbl



>
> ise를 이용하지 않고 modelsim에서 xilinx library를 직접 올려 타이밍
> 시뮬레이션을 하려고 하는데 잘 안되네요.
>
> 위 사항에 대해 자료가 있으시면 받아보고 싶습니다.
> 만약 귀사에서 기술지원이 가능하시다면 직접 찾아뵈서라도
> 배우고 싶은데 가능한지 알고 싶습니다.
>
> 바쁘시겠지만 답변 부탁 드리겠습니다.
>
> 감사합니다.
>