로직기능에서

>안녕하세요
  전부 설명할려니, 내용이 약간 길어 졌습니다.
  지루하시더라고 읽어 보시고 pads를 사용하시는데 많은 도움이 되셨으면
  합니다.

-Design Tab
◆Send Netlist – 현재 작업 중인 도면을 현재의 PADS Layout/PowerBGA로 
  디자인 룰과 함께 netlist 정보를 내보낸다.
  (회로도에서 바로 pcb layout로 netlist 보내서 layout 작업을 하실 수 있는
    편리한 기능입니다.)
◆Compare PCB – 현재 open된 도면(회로도)과 open된 PADS Layout의
  netlist를 비교 한다.
◆Rules to PCB – PADS Logic에서 설정된 룰을 내보내어 PADS Layout/
  PowerBGA에서 룰을 update한다.
◆Rules From PCB – PADS Layout / PowerBGA 에서 룰을 내보내고
  PADS Logic에서 룰을 update한다.
◆ECO to PCB – PADS Layout / PowerBGA와 도면을 비교하여
  difference file (.eco)을 이용하여 도면을 갱신한다.
◆ECO From PCB – 두 디자인 파일을 비교하고 변경정보를 이용하여
  PADS Logic을 갱신한다.

- ECO Name Tab
ECO Name 기능은  부품의 Ref-Des name, Net name, 변경 부품,
Connection 에 대한 추가 삭제 등의 변경 사항에 을 eco 데이타를  이용해서 파일에 적용하는 것을  말합니다.

-Preferences Tab
◆Ignore unused pins net  - 원본 도면에서 사용되지 않는 핀을 무시하기
  위하여 사용되고 netname을 지정할 수 있다.
◆compare PCB Decal Assignments – 두 파일을 비교 혹은 DB의 동기화
  (ECO)가 진행되는 동한에 변경된 Part, Net의 속성을 제어한다.
  회로도에서 변경된 pcb  Decal 내용들이 PADS Layot에 자동으로
  업데이트 됩니다.

[이 게시물은 (주)이디앤씨님에 의해 2007-02-10 16:59:49 자유게시판(으)로 부터 이동됨]

[이 게시물은 (주)이디앤씨님에 의해 2007-02-11 00:00:52 테스트용테이블(으)로 부터 이동됨]