error message

>
> verify design - clearance
> latium rule not checked
> 어떤 에러인지요
>

"Latium Rule Not Checked" 메세지는 불 필요한 error 메세지입니다. 이것은 디자인 상에 Latium rules을 포함하고 있을 때 체크하도록하기 위함이며 Latium Rule은 아래와 같은 4가지 룰 셋을 포함합니다.

Latium Rules consist of the following:
1. Component/Decal Clearance Rules
2. Component/Decal Routing Rules
3. Differential Pair Rules
4. Via at SMD Rules

이 메세지는 Latium rule이 없는 상태에서도 clearance rule checking 시 5.0 및 5.01에서 나타날 수 있으며 5.1에서부터는 나타나지 않도록 fix되었습니다.
만약 Letium Rule이 적용된 보드에서는 Verify Designe에서 Letium Design Verification 버튼을 선택하여 점검할 수 있습니다.

[이 게시물은 (주)이디앤씨님에 의해 2007-02-10 16:42:01 Q&A(으)로 부터 이동됨]

[이 게시물은 (주)이디앤씨님에 의해 2007-02-10 23:53:58 테스트용테이블(으)로 부터 이동됨]