특정 DECAL 디자인룰 설정 후 클리언스 에러 미표출
페이지 정보
2025-04-07 16:07 | Posted By 우준혁
본문
안녕하세요.
패즈 DECAL Clearance Rules 셋팅 후 Clearance 에러 체크 질문드립니다.
저희가 테스트포인트(TP)를 부품(PAD)로 만들어서 설계하고 있습니다. 다른 부품 PAD-PAD 이격거리와는 다르게 TP-TP 간 이격거리가 제조라인 설비 고려하여 PAD 외각 기준 0.7mm 이격이 필요하여
디자인룰-DECAL-TP선택-PAD TO PAD 0.7mm만 셋팅하여 Verify Design-clearance 에러 검출을 하고자 하는데 TP간 에러 표시가 안되서 문의드립니다. 첨부 설정과 다르게 별도 셋팅이 필요한 부분이 있을까요???
ED&C님의 댓글
ED&C |안녕하십니까? ED&C입니다.
Same Net 룰로 확인하셔야 합니다.
감사합니다.
우준혁님의 댓글
우준혁 |첨부 사진 보시면 cleance-setup 에서 same net 체크한거랑 다른 내용을 말씀하시는 걸까요?
ED&C님의 댓글
ED&C |안녕하십니까? ED&C입니다.
자세한 내용 설명을 위해 유선으로 연락 드리겠습니다.
감사합니다.